半导体工艺节点是如何演进的｜智慧产品圈
01 摩尔定律下的工艺节点的形成
1958年，美国德州仪器公司的工程师杰克•基尔比制成了世界上第一片集成电路，1962年，德州仪器公司建成世界上第一条商业化集成电路生产线。此后，在市场需求的驱动下，集成电路发展成为一个庞大的产业，从小规模集成电路（SSI）到中规模集成电路（MSI）、再到大规模集成电路（LSI），一直到现在的超大规模集成电路（VLSI）。集成度被看作是描述集成电路工艺先进程度的一个重要指标，通常用晶体管数目来表示集成度高低，一个芯片里含有的晶体管数目越多，芯片的功能也就越强。因此，集成电路的规模反映了集成电路的先进程度。
集成度的提高，不仅意味着单个晶体管的尺寸缩小了，同时也意味着采用了更加先进的制造工艺，因为晶体管尺寸与制造工艺之间有着密切的联系。可以说，集成电路技术的发展过程，就是把晶体管尺寸做得越来越小的过程。九十年代的大规模集成电路普遍采用的是微米级工艺，笔者在上世纪90年代初做设计时就是采用5微米和3微米标准单元库，这也是那个年代的主流工艺（晶圆尺寸是3英寸和4英寸）。二十多年过去了，现在已经发展到纳米级工艺了，中芯国际去年实现量产的28纳米工艺，比起3微米工艺，尺寸缩小了100多倍。
这些工艺演进的背后，是更多金钱的投入。因为更小的尺寸意味着对设计和制造设备以及芯片材料等都有更为苛刻的要求，为了克服技术门槛，芯片企业每年需要投入数亿、数十亿美元的研发经费，不知有多少世界一流的科学家和工程师都参与了这一耗资巨大的芯片微缩化工程。
那么5微米、3微米、以及90纳米、28纳米等等这些“节点”是怎样形成的呢？可以说这是描述摩尔定律进程的一个指标。摩尔定律说，半导体芯片每一年半（后来改为两年），其集成度翻一番，并伴随着性能的增长和成本的下降。怎样描述这个集成度呢？这就有了工艺“节点”的说法。即工艺节点数值越小，表征芯片的集成度就越高。这些数值也被《国际半导体技术蓝图（ITRS）》用来划分半导体工艺的阶段（也称工艺代），或描述芯片的先进性。
这里有必要解释这些数值表示的是什么尺寸。例如28nm工艺，这里的28nm是指晶体管栅极的最小线宽（栅宽）。实际设计中除了栅极，其他的设计尺寸一般都大于工艺节点的尺寸，例如晶体管之间的金属连线宽度、有源区宽度等。
▲ 图一 与非门、或门的版图
图一是个例子。在这个与非门和或非门的版图里，白的是衬底层，红的是多晶硅层，蓝的是金属层。这其中只有红的多晶硅栅极的最小线宽是可以达到28nm的，其他一切尺寸都是要大于28nm。具体各层线宽的最小值需要看该工艺的设计规则（Design Rull）。
为什么用栅极线宽而不是其他的线宽来表征工艺节点，这是因为栅极宽度一般是整个设计中最重要的参数。在CMOS电路中，MOS晶体管最主要的功能就是通过栅极控制源漏之间的电流。这个电流受很多因素影响，例如晶体管迁移率、绝缘层电容，还有各种效应等，这些都与半导体工艺有关，工艺定了设计很难改变。一般情况下唯一可以设计的参数就是沟道宽长比，沟道宽长比就是晶体管栅极的长宽比（长沟器件可以直接近似，短沟器件要加修正项）。也就是说在电压一样的情况下，栅极越宽，沟道就越长，源漏电流就越小。
所以在设计中，沟道越短，意味着晶体管的尺寸越小，单位面积可以存放的晶体管数量就越多，芯片集成度就越高；换一种说法是设计出来的芯片面积就越小，芯片的价格就越便宜。当然这是在只考虑生产成本，不考虑NRE费用的前提下。
▲ 图二 NVIDIA GTX580（40nm工艺） 与 GTX680（28nm工艺）的对比
从图二，我们看到Geforce GTX 680虽然晶体管数目比GTX 580多，但是芯片面积却只有后者的一半多一点，这就是从40nm制程工艺进化到28nm的好处。
有一个例外是DRAM 电路，在DRAM存储单元中，该特征尺寸不是指栅宽，而是指金属连线所允许的最小间距的一半。概括来说，它描述了该工艺代下加工尺寸的精确度。它并非一定指半导体器件中某一具体结构的特征尺寸，而是一类可以反映出加工精度的尺寸的平均值。它最直观地反映出：集成电路通过微电子制造工艺加工生产能达到更大的集成密度。
02 工艺节点进步可带来功耗进一步减少
工艺节点的进步也带来了理论上功耗的降低。因为晶体管缩小可以降低单个晶体管的功耗，因为按照等比例缩小的规则，栅压（Vds）会减小，栅压减小会降低整体芯片的供电电压，进而降低功耗。
但是从物理原理上说，随着工艺节点的进步芯片的单位面积功耗并不跟着降低。因此这成为了晶体管缩小的一个严重障碍，因为理论上的计算是理想情况，实际上，芯片的功耗会随着集成度的提高而提高。在2000年左右的时候，人们已经预测，根据摩尔定律的发展（晶体管）继续缩小下去，假如没有什么技术进步的话，10多年后，其功耗密度可以达到火箭发动机的水平，这样的芯片是不可能正常工作的。即使达不到这个水平，温度太高也会影响晶体管的性能。
事实上，业界现在也没有找到真正彻底解决晶体管功耗问题的方案，现在的做法是一方面降低电压（功耗与电压的平方成正比），一方面不再追求时钟频率。因此在2005年以后，CPU频率不再增长，性能的提升主要依靠多核架构。这个被称作“功耗墙”。“功耗墙”的存在使得晶体管的缩小不能再任意下去。
03 半导体制造对工艺节点的影响
在微米时代，工艺节点可以看作是与晶体管的栅宽（沟道长度）划等号。工艺节点的数字越小，沟道长度也越小，晶体管的尺寸也越小。但是在22nm节点之后，情况有了变化。晶体管的实际尺寸，或者说沟道的实际长度，不一定与这个节点相等。比方说，英特尔的14nm工艺的晶体管，沟道长度其实是20nm。这是为什么呢？
这要从硅原子谈起。硅原子直径是纳米级的，硅原子半径为110皮米，也就是0.11纳米，直径0.22nm。如果把晶体管的沟道缩小到10nm，就意味着大约是45个硅原子排在一起的长度（不考虑原子间距的情况下），这时在经典物理理论下的晶体管的电流模型已不再适用。用经典的电流理论计算电子的传输，电子在分布确定之后，仍然被当作一个粒子来对待，而不考虑它的量子效应。因为尺寸大不需要。但是越小就不行了，就需要考虑它的各种复杂的物理效应。
其次，一种叫做“短沟道效应”的现象也会对晶体管的性能带来影响，“短沟道效应”带来的直接损害是栅极电压不能有效关闭晶体管，导致漏电流产生，浪费大量功耗。这部分漏电不能小看，“短沟道效应”引起的这部分漏电流导致的能耗，可以占到总能耗的一半。
另一个制造工艺的极限是由制造设备带来的，具体来说就是光刻机的分辨率制约。光刻机的分辨率与光源有关系，光源的聚焦性能越好，分辨率越高，能够刻出的线条就越细。 在250nm工艺以前的光刻工艺使用的是汞灯光源，为了提高分辨率，从180nm开始采用波长为248nm的KrF激光作为曝光光源，130nm和90nm工艺采用波长为193nm的ArF激光光源，从65nm工艺开始采用波长更短的激光光源。
我们知道，谈起光的使用都有一个本质的问题，就是衍射，光刻机也不例外。任何一台光刻机所能刻制的最小尺寸，基本上与它所用的光源的波长成正比。波长越小，尺寸也就越小。目前的主流生产工艺采用的是荷兰艾斯摩尔生产的步进式光刻机，所使用的光源是193nm的氟化氩(ArF)，被用于最精细的尺寸的光刻步骤。与目前已量产的最小晶体管尺寸20nm (14nm 工艺节点)相比，已经有了10倍以上的差距。
怎么克服光的衍射效应？业界十多年来投入了巨资，先后开发了各种先进光刻技术，诸如浸入式光刻（把光程放在某种液体里，光的折射率更高，而最小尺寸反比于折射率）、相位掩模（通过180度反向的方式来让产生的衍射互相抵消，提高精确度），等等，这些技术一直撑到了60nm以来的所有工艺节点的进步。为何不用更小波长的光源呢？答案是工艺上难度很大。高端光刻机的光源，一直是世界级的工业难题。
以上介绍的主流光刻技术是深紫外曝光技术(DUV)。业界普遍认为，到了7nm工艺节点就是它的极限。下一代技术是被称为极紫外(EUV)的光刻技术，其光源降到了13nm。这个技术也带来了其他的一系列难题，例如没有合适的介质可以用来折射光，构成必要的光路，因此这个技术里面的光学设计全部是反射。在如此高的精度下，设计如此复杂的反射光路，难度之大可想而知。
最后一点，随着工艺节点的特征尺寸越来越小，栅极和有源区（D/S）之间的绝缘层也会越来越薄，会导致很容易被电压击穿。所以沟道越短越好是针对数字电路而言，对模拟电路来说目前0.13um、0.15um、0.18um工艺制程是足够用了。
04 工艺节点的演进
半导体工艺的进步是跳跃式的发展过程，而非渐进的过程。为了描述未来芯片的发展细节，IRTS引入了工艺节点的概念，并将之定义为“在工艺中实现重大进步”，或者说“每节点实现大约0.7倍的缩小”或“每两个节点实现0.5倍的缩小”。根据这一定义，下一代的工艺节点可用此前的节点数据推算出来。
但是各个厂家真正的工艺节点发展和规划的不一定是完全一致的，有时候芯片厂商为了确保实现制造工艺的平稳过渡，会生产“半节点”产品。例如，在从90nm工艺转入65nm的过程中，可能出现78nm的半节点产品或70nm的“准65nm”产品，等到技术成熟以后再真正进入新的工艺节点。所以，除了130nm、90nm、65nm、45nm等节点的工艺技术，市场上出现120nm、110nm、80nm、70nm等不符合0.7倍的工艺节点也是常见的。
在工厂上线新的工艺节点（工艺代）后，意味着原先工艺代的产品会降价，同时同类产品的性能将跃迁入一个新的层次。这就是我们称之的“摩尔定律”现象。由于微电子制程技术主要依赖“光刻”技术，而光刻的分辨率是有极限的，这也意味着，当工艺节点进一步推进、尺寸进一步缩小时，也不得不思考未来加工工艺的发展方向和具体技术上的实现办法。可以说，决定这种工艺节点演进速度快慢的目前主要是“光刻”技术。
05 为什么7nm工艺节点被看作是一个转折点？
7纳米工艺目前被看作是摩尔定律下的半导体工艺一个转折点。在全世界众多半导体制造商里，目前能够够到这个高度的厂家真不多。从现有资料来看，只有Intel、台积电、格罗方德、三星发布了7纳米量产计划。为什么7nm被看作是一个“转折点”，因为7nm工艺标志着大家期待已久的EUV技术将正式导入，逐渐取代传统光学曝光技术。
EUV极紫外光刻（Extreme Ultraviolet Lithography）技术，通常称作EUV光刻。 EUV光刻采用波长为10-14纳米的极紫外光作为光源，可使曝光波长一下子降到13.5nm, 它能够把光刻技术扩展到32nm以下的特征尺寸。
光刻技术是现代集成电路设计上一个最大的瓶颈。现cpu使用的45nm、32nm工艺都是由193nm液浸式光刻系统来实现的，但是由于受到波长的影响在这个技术上再有所突破是十分困难的，但是如采用 EUV光刻技术就会很好的解决此问题，很可能会使该领域带来一次飞跃。
但是涉及到生产成本问题，由于193纳米光刻是目前能力最强且最成熟的技术，能够满足精确度和成本要求，所以其工艺的延伸性非常强，很难被取代。因而在2011年后的一段时期内，22/20nm节点主要几家芯片厂商也将继续使用基于193nm液浸式光刻系统的双重成像（double patterning）技术。
目前几家准备上7nm的半导体厂商都在积极备战EUM光刻技术。台积电预期2019年将在第二代的7纳米制程上导入EUV技术， 格罗方德认为2019年导入EUV算是乐观，预期2020年机会较大。三星对于EUV技术进度相对乐观，期望在2018年导入EUV技术在7纳米制程世代上。电路线宽7纳米的物理长度是10亿分之1米，通过EUV极紫外光刻技术的7nm工艺节点技术生产的芯片产品，成本竞争力和性能都将大大超过原产品。
06 结语：促进工艺节点演进的最后一道曙光
现在工艺节点的现状是，摩尔定律逐渐放缓。22nm是2010左右出来的，到了今天， 工艺节点的演进才即将进入到10nm以下。去年ITRS宣布不再制定新的技术路线图，说明权威的国际半导体机构已经不认为摩尔定律的缩小可以继续下去了。同时，半导体产业的发展也到了一个转折点，对几家大制造商而言，进入7纳米工艺代已经是箭在弦上。EUV光刻技术将以一个全新的技术登场，这也许是促进工艺节点演进的最后一道曙光。
除此而外，最近意法半导体推出的FDSOI技术号称可以将SoC芯片微细化做到10nm工艺，而无需3D晶体管，据说在成本和性能方面都优于FinFET结构。还有学术界五花八门的各种新材料新技术，石墨烯晶体管，隧穿晶体管，负电容效应晶体管，碳纳米管，等等。这些我们都可以看作是拯救摩尔定律的组合拳。
任何一个新技术都会带来风险，摩尔定律也在面临巨大挑战， 我们无法预测“后摩尔定律”时代的半导体产业会怎样发展？但是如果新技术能够确保摩尔定律继续走下去，我们就能有效地避免半导体产业整体下滑。这些新技术组合拳势必会让摩尔定律下的工艺节点演进继续走下去。“溯洄从之，道阻且长。”对于今天的半导体产业来说，这句话同样适用。新材料的应用、新技术的研发注定不会停止，这或许是我们对这个产业仍旧保持足够信心的理由。
30年后的半导体预测：28nm还会是“甜蜜节点”
受到新冠疫情的影响，远程办公、网络购物迅速普及，PC、各类电子设备、游戏机等销量暴增。最终导致全球半导体供给不足。就半导体而言，既有供给充分的产品、也有真正供给不足的产品，情况不尽相同。笔者将在下文中论述“供给尤其不足的是28纳米的半导体”。此外，在本文的最后，笔者将再次对2050年之前的半导体市场进行预测（笔者在一年前已经做过预测）。“甜蜜节点”是16纳米？
2021年12月15日一一17日，在东京国际展览中心（Big Sight）召开了为期三天的日本最大的半导体商务活动“SEMICON Japan”。笔者在Semi Technology Symposium（STS）的“尖端材料、制造、分析环节”与原英特尔的龟和田忠司先生合作发表了《日本的设备、材料的竞争力与其源泉》。STS的演讲者可以免费参加所有的环节。于是笔者几乎参加了所有的环节，并听取了演讲。其中，在“SEMI 市场”这一环节中，笔者听取了Mckinsey & Company（麦肯锡咨询公司）土谷大先生的《半导体产业供应链动力学（Supply Chain Dynamics）》后，相当震惊！笔者之所以震惊，是因为土谷大先生在“SEMI 市场”这一环节中，提到了“从（Foundry）的半导体生产成本来看，16纳米技术节点很有可能成为“甜蜜节点（Sweet Spot，是指能体现出一件事情最好或最有效的地方，通常是最有生产力的地方，也是因为各种品质的结合而努力的地方）”。由于当时笔者是通过Zoom来参加的，因此在聊天环节，发出了以下消息：“我认为对Foundry而言，其“甜蜜节点”是不是16纳米、而是28纳米，您认为呢？”于是，SEMI办公室回复说：“抱歉，无法回复提问”。于是，笔者又留言说：“这是有偿参加的会议，因此希望贵处可以回复我的问题”。SEMI 办公室回复说：“我们会把您的问题转达给演讲者”。但是，到1月16日，已经一个多月过去了，笔者没有收到来自麦肯锡的任何回复。SEMI办公室是否已经将笔者的问题转达给土谷大先生？还是已经转达，但被无视了？无论如何，笔者很不满意。因此，笔者决定通过下文证实“对Foundry而言，甜蜜节点是28纳米、不是16纳米！”谁从新冠疫情带来的“新常态”中收受益？
2020年新冠疫情在全球范围内蔓延，2021年，人们的生活发生了巨大变化，即出现了“新常态（New Normal，新生活方式）”。从2021年6月举办的“TSMC Technology Symposium”来看，主要有以下具体事例。网络购物在八周内，销售了过去十年的量。
在三个月的时间里，远程办公的人数增长了20倍。
在两个星期的时间里，在线学习的人数增长至2亿5，000万人。
在五个月的时间里，游戏下载数量达到了过去七年的量。
此外，由于“新常态”的普及，各类电子设备的销售也出现了爆发式的增长。下图1是2021年和2022年各类电子设备与上年比较的出货数量增减比例（%）。图1：各类电子设备的出货数量增长率（YoY %）。笔者根据Joanne Chiao（TrendFore）,“Wafer Shortages Drives the General Growth of Foundry Capacity in 2022”,Memory Trend Summit 2022“制作了此图。（图片出自：eetimes.jp）
从图1可以看出，对于远程办公和在线学习而言，作为必需品的PC，与2020年相比，2021年的出货数量增长了16.5%。但是，据预测，今年（2022年）的出货数量预计较2021年下滑7.2%（虽然为负增长，由于受到奥密克戎蔓延的影响，以上预测可能会发生变化）。从上图1可以看出，在2021年，受到新冠疫情的影响，很多国家和地区不得不封城封国以及宣布进入紧急事态，导致人们不得不“宅在家中”，因此笔记本电脑（16.5%）、游戏机（35%）、可穿戴设备（11.1%）等都出现了畅销现象。因此，用于以上电子设备的半导体产品的需求急剧扩大。那么，需求增长最明显的半导体主要集中在哪些方向呢？在2021年一一2022年期间，Foundry扩大了那些技术节点的产能？
下图2是在2021年至2022年期间，全球Foundry厂家扩产的各项技术节点。据预测，2021年5纳米月产能扩大70k，2022年3纳米月产能扩大90k，但以上仅为TSMC一家公司的扩大量，且其主要用途为美国苹果“iPhone”的AP（应用处理器，Application Processor)。用于大部分电子设备的半导体集中在28纳米的理由
28纳米半导体有以下典型特点： 1.28纳米技术节点为采用平面型（Planer）晶体管的最后一代。2.不使用Self-Aligned Double Patterning（SADP，自对准双模式，从FinFET开始运用SADP）。3.原本采用IDM（Integrated Device Manufacturer）模式的瑞萨电子等企业从28纳米代际开始交给Foundry代工。从28／22纳米到16／14纳米，虽然性能得以提高，成本也上升了，存在着这一不可调和的矛盾。就苹果的iPhone、High Performance Computing（高性能计算）方向而言，即使成本稍微上升，也会采用FinFET（采用了SADP），但是，汽车等其他大部分电子设备并不需要如此高的性能。28纳米技术节点的性能已经足够，甚至很多厂家更希望采用在成本上具有优势的28纳米。因此，就出现了下图3的结果，大部分电子设备采用的半导体都集中在了28纳米上。用于笔记本电脑Wi-Fi系统的LSI（System on Chip、SoC）、TCON（Timing Controller，时序控制器）。
平板电脑的SoC和NAND控制器。
电视机的SoC、TCON、起连接作用的半导体（Connnectivity）。
用于路由器Wi-Fi的的SoC.
用于智能手机的SoC（入门级）、通信半导体（RF，Radio Frequency，射频），显示屏驱动IC（Display Drive IC，DDI），CMOS图像传感器（CMOS Image Sensor，CIS）的逻辑半导体、用于人脸识别等的图像信号处理器（Image Signal Processor，ISP）、NAND控制器。
用于汽车的MCU（Micro Controller Unit，一般称为微控制器单元）。
游戏机的SoC、MCU、NAND控制器。
可穿戴设备的MCU、用于无线耳机的True Wireless Stereo（TWS，真无线立体声）、ASIC（用于特定方向的逻辑半导体）、FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）、用于连接的半导体（Connectivity）。
28纳米（包括改良品22纳米）半导体的用途不胜枚举。以上这些28纳米半导体的需求因新冠疫情而迅速扩大。而且，以上这些28纳米半导体几乎都由Foundry代工生产。各家Foundry的销售额占比
下面我们来看看各家Foundry的2021年和2022年的销售额预测占比（下图4）。作为TOP 1的TSMC预计，在2022年市占率将会进一步提升，提升至57%。作为TOP 2的三星电子（17%）、作为TOP3的台湾UMC（7%）的市占率几乎没有变化。TOP 4的GF（Global Foundries，格罗方德半导体）市占率下滑了1%，下滑至5%，作为TOP5的中国大陆的SMIC（5%）的占比也没有变化。“甜蜜节点”为28纳米
至此，我们了解到，由于新冠疫情的蔓延，“新的生活方式”得以普及，笔记本电脑、游戏机、可穿戴设备等各类电子设备爆发式增长。此外，以上这些电子设备中所使用的半导体的需求也急剧增长。因此，具有成本优势、性能出色、平面型晶体管的最后一代产品一一28纳米开始在全球范围内出现供给不足。总而言之，28纳米半导体已经成为“甜蜜节点”（麦肯锡提出的16纳米，由于是采用了SADP的FinFET，因此不会成为“甜蜜节点”）。此外，以上大部分的28纳米产品都由TSMC代工生产，TSMC的28纳米产能很可能已经遇到“瓶颈”。下图6是TSMC的各技术节点的季度销售额。UMC、GF、SMIC等工厂虽然处于满负荷运营，但TSMC 的28纳米产能依旧是全球最大的。因此全球28纳米的订单向TSMC纷至沓来。为了进一步扩大28纳米的产能，只能新建工厂。但是，我们会在下文说明缘何TSMC没有余力去扩产。TSMC面临的困境
2021年TSMC投资了约300亿美元（约人民币1,950亿元），今年（2022年）1月13日，TSMC 宣布称2022年将投资440 亿美元（约人民币2,860亿元）（下图7）。在2021年，TSMC曾披露称要在三年内投资1,000亿美元（约人民币6,500亿元），目前还有260亿美元（约人民币1,690亿元）。远渡重洋、接受日本政府的邀请
由上分析可以看出，对TSMC而言，不仅尖端工艺的订单源源不断，传统的28纳米订单也纷至沓来，可以说陷入了“困境”。虽然TSMC需要专注于尖端技术节点的发展，但也不可忽视28纳米工艺。理由如下：去年（2021年）1月25日，日本、美国、德国等各国政府经由台湾当局向TSMC提出了增加供给车载半导体的要求，如果放弃28纳米，来自当局的压力可想而知。然而，日本政府和经济产业省向TSMC发出了建厂的邀请。从TSMC的各地区的销售额占比来看，日本仅占4%一一5%，因此TSMC没有理由为了日本企业而建工厂（下图8）。请不要为了盈利企业，而随意浪费纳税人的税金！
TSMC既不是志愿者、也不是慈善单位。是名副其实的以盈利为目的的单位。其业务的所有目的都是为了盈利。TSMC在日本熊本县建设月产能为4.5万颗的工厂，然后大批量生产全球范围内供给不足的28纳米一一22纳米半导体，再销往全球。最终其利润都涌入TSMC“怀中”。作为个体经营者的笔者，今年依旧没有少纳税，但是笔者不希望政府把税金用给TSMC这样的利益团体。如果TSMC 要在熊本县建厂，可以自行投资；如果索尼、电装愿意协助，也请自便！对2050年之前的全球半导体市场进行预测~第三回~
如果本篇文章就此结束的话，似乎有点“后劲不足”。因此，笔者想再次对2050年之前的全球半导体市场做出预测（虽然2021年已经做过预测）。据WSTS（世界半导体贸易统计组织）统计，2022年全球半导体市场规模将超6,000亿美元（约人民币39,000亿元）。笔者看到6,000亿美元这一整数数字，就马上想对2050年之前的市场进行预测。笔者已经对2050年之前的全球半导体市场预测过两次。第一次预测是在2011年，当时全球半导体市场规模为3,000亿美元（约人民币19,500亿元），当时，笔者计算了在发达国家、发展中国家，每人平均一年消费多少半导体，并使用了2050年的全球预测人口数量（发达国家和发展中国家），最后预测出2050年全球半导体市场规模将会达到7,500亿美元（约人民币48,750亿元）。笔者把以上预测值发给了半导体行业杂志一一《电子Journal》（已于2015年停刊），但被指责为“全球市场绝对不会发展到那么大”！几乎没有人认可笔者的观点。但是，从2022年的6,000亿美元的预测值来看，无论是笔者的预测值，还是那些批判笔者的人，似乎都低估了全球半导体市场。笔者的第二次预测是在2021年1月份，当时笔者基于以下因素：半导体出货数量每年增长310亿个、半导体出货数量每十年增长1.3倍、半导体的平均价格为0.46美元（以上出自WSTS），预测到2050年全球半导体市场将会达到1兆123亿美元（约人民币65,800亿元）。于是笔者将文章投稿给了EE Times Japan。但是，EE Times Japan认为“全球市场不会如此增长”！不过，如果2022年的全球规模超过6,000亿美元的话，以上预测值绝对是保守的。十年两倍的定律
下面笔者做出第三次预测。接下来，我们看看1991年一一2022年期间的全球半导体市场推移表，1991年一一1993年的市场规模仅为600一一700亿美元（约人民币3,900亿元一一4,550亿元），1995年一一2002年增至两倍，为1,500亿美元（约人民币9,750亿元）。在十年后的2010年一一2013年，又增至两倍，为3,000亿美元（约19,500亿元）。在十年后的2022年，应该会增长至两倍，为6,000亿美元。（下图9）★ 点击文末【阅读原文】，可查看本文原文链接！
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2933内容，欢迎关注。
晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装
相关问答
国产芯片半导体要几年能夺回国内市场?中国制造2025完成时吗?
国产半导体想要全面夺回中国市场还需要很长时间,2025年这个时间节点怕是还不行,但是随着这几年国家多半导体领域的重视和资金投入,以及这些年来的现状,未来我...
国产5nm半导体有希望吗?
有希望。因为当前国内半导体产业已逐步发展成为一项重要的国家战略,国家也相继加大对半导体产业的支持力度,同时资本市场也在积极扶持相关企业,这为国产5nm技...
半导体制程到顶了吗?
半导体制程并没有到达顶峰,目前仍在不断发展和进步。随着技术的不断创新,制程尺寸不断缩小,功耗降低,性能提升。例如,目前已经进入到了7纳米、5纳米甚至更小...
3nm制程的意义?
在半导体制造中,3纳米工艺是继5纳米MOSFET技术节点之后的下一个芯片缩小。截至2019年,三星和台积电已宣布计划将3nm半导体节点投入商业生产。它基于GAAFET(...
英特尔10nm工艺为什么无法突破?
目前关于10nm工艺的定义有是疑问的,英特尔的10nm工艺究竟是不是真10nm,而三星的7nm又是不是真7nm,而台积电的5nm又不是真5nm都很难讲。因为台积电研发负责人...
晶丰明源在半导体行业的地位?
答:晶丰明源在半导体行业的地位是领先的。晶丰明源技术水平先进、工艺节点成熟,并拥有多项专利和专有技术,多项核心技术处于国际或国内先进水平。截至2021年6...
半导体工艺技术员怎么样?
你在fab还是封测工厂?技术员尽力往工程师争取,工程师尽力往工艺争取。单一工艺先做深度,然后再增加工艺的跨度。fab的话,产品的工艺节点很重要,特别是到了...
今天股市大盘微跌，明天12月4日星期五，股市会怎么走?
https://www.wukong.com/answer/6863416662827024651/?utm_source=wechat_session&utm_medium=social&a...
什么时候用上碳基芯片?
1947年贝尔实验室演示了基于锗的半导体晶体管,开启了信息时代的新篇章。紧随其后的硅晶体管在1954年问世,很快就成为了集成电路技术的主流。历经60多年,“摩尔...
华为的海思芯片什么时候能再次量产?
中国半导体产业链最大的悲哀就是没有坚持自主可控的推进发展。国家863光刻机计划20年来一直处于打酱油的状况,20年前说量产90纳米,到今天还是90纳米,马上量产...
扫一扫微信交流