半导体封装技术总结从DIP谈起，半导体封装历史回顾

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

从DIP谈起，半导体封装历史回顾

来源：内容来自半导体行业观察（ID：icbank）编译自semi wiki，谢谢。

封装曾经是半导体制造过程中的事后考虑。你制作了一小块芯片，然后你把它连接起来，继续你的快乐之路。但随着摩尔定律的延伸，工程师们意识到他们可以利用包括封装在内的芯片的所有部分来制造最好的产品。改进封装会给您带来显着的好处，因为有更厚的金属片以获得更好的导电性，而 I/O（输入/输出）问题仍然是半导体面临的最大问题之一。更令人惊奇的是，过去没有一家封装公司被认为像传统的前端制造工艺那样重要。封装供应链通常被认为是“后端”，并被视为成本中心，类似于银行的前台和后台。但现在随着前端努力扩展其边界，一个全新的焦点领域出现了，这就是对封装的重视。我们将讨论各种工艺，这样您在研究这部分半导体封装并了解 2.5D 或 3D 封装意味着什么时，就不会再感到迷茫了。

回顾封装过去几十年的发展，其简化的演变是 DIP> QFP > BGA > POP/SiP > WLP.显然有很多不同的封装技术，但我们将讨论广泛代表每种类型的简单化技术，然后慢慢将其带到现在。我也非常喜欢下面的高级概述（它已经过时但仍然正确）。

在封装的最初阶段，物品通常装在陶瓷或金属罐中，并密封（气密）以获得最大可能的可靠性。这主要适用于需要最高可靠性的航空航天和军事功能。然而，这对于我们大多数日常用例来说并不可行，因此我们开始使用塑料封装和双列直插式封装(DIP)。

DIP 封装（1964-1980 年代）

DIP 于 1970 年代推出，并在表面贴装技术推出之前的十年内一直是主角。DIP 在实际半导体周围使用塑料外壳，并具有两排平行的突出电引脚，称为引线框，连接到下方的 PCB（印刷电路板）。

实际的die则通过键合线连接到两个引线框架，这两个引线框架可以连接到印刷电路板 (PCB)。像许多早期的半导体发明一样，DIP 是由 Fairchild semi 于 1964 年创建的。DIP 封装是一种复古的标志性设计，设计选择是可以理解的。实际的裸片将完全用树脂密封，因此可靠性高且成本低，许多最早的标志性半导体都是以这种方式封装的。请注意，die是通过导线连接到外部引线框架，这使其成为一种“引线键合”封装方法。稍后再谈。下面是 Intel 8008——实际上是最早的现代微处理器之一。请注意，它是标志性的 DIP 包装。所以如果你看到那些看起来像小蜘蛛的半导体的时髦照片，那就意味着这只是一个 DIP 封装类半导体

然后将这些小金属片中的每一个都焊接到 PCB 上，在那里它与其他电气元件和系统的其余部分接触。下面是如何将封装焊接到 PCB 板上。

PCB 本身通常由铜或由非导电材料层压的其他电气元件制成。然后，PCB 可以将电力从一个地方路由到另一个地方，让组件相互连接并相互通信。请注意焊接到 PCB 上的每个电路之间的细线，这些是嵌入的电线，用作从一块到一块的导管。那就是封装的“封装”部分，PCB是封装的最高层次。虽然还有其他 DIP 版本，但实际上是时候转向始于 1980 年代的下一个封装技术范式，即表面贴装封装。

表面贴装封装

（1980 年代至 1990 年代）

为了取代通过 DIP 安装产品，业界引入了表面贴装技术 (SMT)。正如暗示的那样，该封装直接安装在 PCB 的表面上，并允许在一块基板上使用更多组件并降低成本。下面是典型的表面贴装封装的图片。

这种封装有很多变体，在半导体创新的全盛期很长一段时间内都是主力。值得注意的是，现在安装到 PCB 上的不是两个引线框架，而是所有侧面都有 4 个表面。这符合封装的普遍需求，即占用更少的空间并增加连接带宽或 I/O。每个额外的进步都会牢记这一点，并且是一个值得关注的模式。这个过程曾经是手动的，但现在是高度自动化的。此外，这实际上给 PCB 带来了很多问题，例如爆米花。爆米花是指塑料封装内的水分在焊接过程中被加热，并且由于快速再加热和冷却，水分会导致 PCB 出现问题。需要注意的另一件事是，随着封装过程的每次增加，复杂性和故障都会增加。

球栅封装和芯片级封装

（1990 年代 - 2000 年代）

随着对半导体速度的要求不断提高，对更好封装的需求也在增加。虽然 QFN（四方扁平无引线）和其他表面贴装技术显然继续激增，但我想向您介绍我们将来必须了解的封装设计的开始。这是焊球或广义上的球栅阵列 (BGA) 封装的开始。

这些球或凸块称为焊料凸块/焊球这就是球栅阵列的样子，它可以从下方直接将一块硅安装到 PCB 或基板上，而不是像以前的表面贴装技术那样只在所有 4 个端部的角上贴上胶带。

所以这只是我上面列出的趋势的另一个延续，占用更少的空间和更多的联系。现在，我们现在直接将一个封装连接到另一个封装，而不是在每一侧精细地连接封装。这会带来更高的密度、更好的 I/O（性能的同义词），并且现在增加了如何检查 BGA 封装是否工作的复杂性。到目前为止，主要是对封装进行目视检查和测试。现在我们看不到封装，所以没有办法测试。输入 X 射线进行检查，并最终使用更复杂的技术。焊点也是我希望你记住的东西，它是现在相互粘合的主要方式，因为这是最常见的封装互连模式类型。

现代封装（2000-2010 年代）

我们现在正步入现代封装时代。上面描述的许多封装方案今天仍在使用，但是，您将开始看到越来越多的封装类型，并且这些封装类型在未来将变得更加相关。我现在开始描述这些。公平地说，许多这些即将到来的技术是在前几十年发明的，但由于成本原因，直到后来才被广泛使用。

倒装芯片

这是您可能会阅读或听到的最常见的封装方式之一。我很高兴我可以为你定义它，因为到目前为止我读过的入门书里从来没有一个令人满意的解释。倒装芯片是 IBM 很早就发明的，通常缩写为 C4。在倒装芯片的情况下，它确实不是一种独立的封装形式，而是一种封装风格。几乎只是每当芯片上有焊料凸点时。该芯片不是用于互连的引线键合，而是翻转以面对另一个芯片，其间有一个连接基板，因此是“倒装芯片”。我不希望你仅仅从那个尴尬的句子中理解，我想给你一个来自 Wikipedia的例子，它实际上有一些我见过的最好的介绍。让我们引导您完成这些步骤。1.IC 在晶圆上创建2.焊盘在芯片表面金属化

3.焊点沉积在每个焊盘上

4.切芯片5.芯片被翻转和定位，使焊球面向电路

6.然后重新熔化焊球

7.安装的芯片底部填充有电绝缘粘合剂

引线键合

请注意倒装芯片与引线键合的不同之处。还记得顶部的 DIP 封装吗？那是引线键合，其中芯片使用引线键合到另一种金属上，然后焊接到 PCB 上。再次强调，引线键合不是一种特定技术，而是一套较旧的技术，包含许多不同类型的封装。我认为最好用倒装芯片来形容。Wirebond 是倒装芯片的先驱。老实说，如果你做到了这一步——你就是冠军。我认为这确实是您需要了解的所有内容。每种形式因素都有大量变化，只需将这些视为支配它们的总体主题。

先进封装（2010 年代至今）

我们正缓慢地进入“先进封装”半导体时代，我现在想谈谈一些更高层次的概念。实际上有各种级别的“封装”适合这个思维过程。我们之前谈到的封装大部分都集中在芯片封装到PCB上，但高级封装的开始真正是从手机开始的。手机在很多方面都是先进封装诸多方面的巨大先驱。这说得通！尤其是手机，在尽可能小的空间内含有大量的硅，比笔记本电脑或电脑密集得多。一切都必须被动冷却，当然要尽可能薄。每年苹果和三星都会发布一款速度更快但更薄的手机，这将封装推向了新的极限。我将讨论的许多概念都始于智能手机封装，现在已经推向了半导体行业的其他领域。

芯片级封装 (CSP)

芯片级封装实际上比听起来要广泛一些，最初是指芯片级封装。技术定义是一个封装，其尺寸不超过裸片本身大小的 1.2 倍，并且必须是单裸片且可贴附的。实际上，我已经向您介绍了 CSP 的概念，那就是通过倒装芯片。但 CSP 确实通过智能手机提升到了一个新的水平。

2010 年代使 CSP 成为大势所趋，这张照片中的所有东西都是芯片芯片大小的 1.2 倍，并且专注于尽可能多地节省空间。CSP 时代有很多不同的风格，倒装芯片、右基板和其他技术都是这一分类的一部分。但我不认为知道细节对你有很多好处。

晶圆级封装 (WLP)

但还有一个更小的级别——这是“终极”芯片级封装尺寸，或晶圆级封装。这几乎只是将包装放在实际的硅芯片本身上。封装是硅芯片。它更薄，具有最高级别的 I/O，而且显然非常热且难以制造。先进封装革命目前处于 CSP 规模，但未来都集中在晶圆上。这是一个有趣的演变，封装被实际的硅本身所包含。芯片就是封装，反之亦然。与仅将一些球焊接到芯片上相比，这确实很昂贵，那么我们为什么要这样做呢？为什么现在对先进封装如此痴迷？

先进封装的未来

这是我长期以来一直在写的趋势的高潮。异构计算不仅是专业化的故事，也是我们如何将所有这些专业化的部分组合在一起的故事。先进封装是使这一切发挥作用的关键推动力。让我们看看 M1——一种经典的异构计算配置，特别是它们的统一内存结构。对我来说，M1 不是一个“令人惊叹的”时刻，而是异构计算前后的一个独特时刻。M1 正在昭示未来的样子，许多人很快就会效仿苹果的做法。请注意，实际的 SOC（片上系统）不是异构的，而是使内存接近 SOC 的定制封装。

这可能是一张经过编辑的照片——但请注意 PCB 没有电线——这可能是因为它们出色的 2.5D 集成。另一个非常好的高级封装的例子是 Nvidia 的新 A100。再次注意到 PCB 上没有电线。

从他们的白皮书中查看到相关介绍。与传统 GDDR5 GPU 板设计中需要围绕 GPU 的大量离散内存芯片不同， HBM2 包含一个或多个多个内存裸片的垂直堆栈。内存die使用通过硅通孔和微凸块创建的显微导线连接。一个 8 Gb HBM2 裸片包含超过 5,000 个硅通孔。然后使用无源硅中介层连接内存堆栈和 GPU 芯片。HBM2 堆栈、GPU 芯片和硅中介层的组合封装在单个 55mm x 55mm BGA 封装中。请参阅图 9 了解 GP100 和两个 HBM2 堆栈的说明，以及图 10 了解具有 GPU 和内存的实际 P100 的显微照片。这里的要点是，世界上最好的硅正在以一种方式制造，而这场革命并没有停止。让我们更多地了解上面的单词并将其翻译成英文。首先是更多关于高级封装、2.5D 和 3D 封装这两个总体类别的更多信息。

2.5D封装

2.5D 有点像我们上面提到的倒装芯片的加速版本，但不是将单个芯片堆叠到 PCB 上，而是将芯片堆叠在单个中介层之上。我认为这张图说得很好。

2.5D 就像有一扇通往邻居家的地下室门，实际上是一个凸块或 TSV（通过硅通孔）进入您下方的硅中介层，并将您与邻居连接起来。它并不比您实际的片上通信快，但由于您的净输出取决于总封装性能，因此两个硅片之间的距离缩短和互连增加超过了在单个 SOC 上没有所有东西的缺点。这样做的好处是您可以使用“已知良好的芯片”——或者更小的硅片来非常快速地将更大更复杂的封装拼凑在一起。最好在一块硅上完成所有工作，但是这个过程使制造变得容易得多，尤其是在较小的尺寸下。那些小硅片——通常被称为您听说过的“小芯片”。现在，您可以获得设计用于组合在一起的小型硅功能块的小芯片，将它们连接在一个平坦的硅基板上。小芯片和 2.5D 封装可能会使用很长时间，它的质量非常好，而且可能比完全 3D 更容易制作，而且价格也便宜得多。此外，它可以很好地扩展并且可以与新的小芯片一起重复使用，因此只需更换小芯片就可以制造出相同封装格式的新芯片。Zen3 的新改进就是其中之一，其中封装相似，但一些小芯片得到了升级。然而，这在包装的最终版本，即 3D封装。

3D封装

3D包装是圣杯，封装的终极结局。这样想，现在我们可以拥有一座巨大的摩天大楼，定制一座巨大的摩天大楼，使用任何流程来适应功能。这是 3D 封装——现在所有的封装都是在硅片本身上完成的。它是驱动更大更复杂结构的最快、最节能的方式，这些结构是专为任务构建的，并将显着“扩展”摩尔定律。未来我们可能无法获得更多的功能缩减，但现在有了 3D 封装，我们仍然可以改进我们的芯片，以类似于旧的摩尔定律。有趣的是，我们有一个整个半导体市场走向 3D 的明显例子——内存。内存对 3D 结构的推动很好地预示了未来的发展。NAND 必须采用 3D 的部分原因是他们难以在更小的几何形状上进行扩展。将记忆想象成一座大型 3D 摩天大楼，每一层楼都由电梯连接在一起。这些被称为“TSV”或硅通孔。

这就是未来的样子，我们甚至有可能将 GPU/CPU 芯片堆叠在一起，或者将内存堆叠在 CPU 上。这是最后的边界，我们正在迅速接近。在接下来的 5 年内，您可能会开始看到 3D 包装一次又一次地出现。

2.5D/3D 封装解决方案概览

与其深入研究 3D 和 2.5D 封装，我认为最好只是列出一些您可能以前听说过的正在使用的流程。我想在这里重点关注由晶圆厂完成的流程，这些流程推动 3D/2.5D 集成向前发展。一：台积电的 CoWoS 这似乎是 2.5D 集成过程的主力，由 Xilinx 首创。

这个过程主要集中在将所有逻辑裸片放在硅中介层上，然后放在封装基板上。一切都通过微凸块或球连接。这是一个经典的 2.5D 结构。二： 台积电SoIC 这个台积电的 3D 封装平台，是相对较新的产品。

请注意这张关于凸点密度和键合间距的惊人图表，SoIC 在尺寸上甚至不接近倒装芯片或 2.5D，而在密度和特征尺寸方面几乎是一个前端工艺。

这是他们技术的一个很好的比较，但请注意，SoIC 实际上有一个类似于 3D 堆叠的芯片堆叠，而不是中介层 2.5D 集成。

三：三星 XCube 三星近年来已成为重要得多的代工合作伙伴，当然不甘示弱，三星拥有全新的 3D 封装方案。在下面查看他们的 XCube 视频。这里没有太多信息，但我想强调 A100 是在三星工艺上制造的，所以这很可能是为 Nvidia 最新芯片提供动力的技术。此外，在所有公司中，三星可能拥有最多的 TSV 经验，因为他们的 3D 内存平台，所以很明显，他们知道自己在做什么。四：英特尔 Foevreos 最后但同样重要的是英特尔的 Foveros 3D 封装。我们可能会在未来的 7nm 及以后的世代中看到英特尔在其“混合 CPU”工艺中的更多实施。他们非常明确地表明这是他们未来的重点。有趣的是，三星、台积电或英特尔在 3D 工艺上确实没有太大区别。

先进封装革命的赢家

过去，每年的 WFE（Wafer Fab Equipment）估计都将封装估计排除在外，但从 2020 年开始，它们开始包括晶圆级封装。这是一种风向变化的信号，也是为什么中端从这里开始非常有趣的原因。中端的另一个定义是生产线后端 (BOEL)。

★ 点击文末【阅读原文】，可查看本文原文链接！

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第2975内容，欢迎关注。

晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装

原文链接！

半导体先进封装深度报告：超越摩尔定律，先进封装大有可为

（报告出品方/作者：中信证券，徐涛、王子源）

先进封装：后摩尔时代提升系统性能的重要路径

封装简介：为半导体产业链后段部分，面向小型化、集成化发展

封装为半导体产业核心一环，主要目的为保护芯片。半导体封装测试处于晶圆制造过程中的后段部分，在芯片制造完后，将晶圆进行封装测试，将通过测试的晶圆按需求及功能加工得到芯片，属于整个 IC 产业链中技术后段的环节，封装的四大目的为保护芯片、支撑芯片及外形、将芯片的电极和外界的电路连通、增强导热性能作用，实现规格标准化且便于将芯片的 I/O 端口连接到部件级（系统级）的印制电路板（PCB）、玻璃基板等材料上，以实现电路连接，确保电路正常工作。

封装外壳材料通常可分为塑料、陶瓷、金属三种。封装的材料主要有塑料、陶瓷、金属封装三种，塑料封装的散热性最差，但塑料制作最容易、成本最低，通常使用在结构较简单、芯片内含有 CMOS 数目较少的集成电路；陶瓷封装的散热性较佳，但是陶瓷需要烧结成型，成本较高，通常使用在结构较复杂的芯片；而金属的散热性是最好的，但金属会导电，因此无法直接作为封装外壳，所以目前大多先使用陶瓷或塑胶封装，并将封装外壳上方的陶瓷或塑胶以金属外壳取代。

封装连接结构可分为内部封装以及外部封装，晶圆级封装跳脱于传统内部及外部封装之分。封装内部是指封装内部芯片与载体(引线框架或载板)之间的连接方式，最常见方式包括引线键合(WB, Wire bonding)、载带自动焊(TAB)、倒装封装(FC, Flip Chip)，载体是芯片裸晶和印刷电路板(PCB)传递电信号的管道，目前市场上应用最多的是引线键合(WB) 及倒装封装(FC)。而外部封装为引线框架(或载板)与印刷电路板(PCB)之间的连接方式，是我们肉眼可见的封装外型，也是最常被提及的封装形式，例如 QFP、QFN、BGA、LGA 等。此外，部分晶圆级封装因为无需引线框架或导线载板，直接与 PCB 板连接，因此跳脱于传统内部及外部封装之分。

封装效果以封装效率、引脚数衡量、散热程度为三大衡量指标。封装效果的主要评价标准以封装效率、引脚数、散热性能为主。在满足封装基本要求的前提下，封装效果评价主要基于以下三点： 1) 封装效率。芯片面积/封装面积，尽量接近 1:1 为宜，缩小体积为目前封装发展方向，晶圆级封装能够做到接近 1:1 的比例； 2) 引脚数。每单位(mm2 )引脚数越多（I/O 越多），封装程度越高级，但是工艺难度也相应增加，引脚数多的封装通常用在高端的数字芯片封装中； 3) 散热程度。引脚数越多，所产生的热能越多；封装体积越小，散热效能越低，因此如何在封装效率、引脚数、散热程度取得平衡，成为封装评价关键的一点。

先进封装：摩尔定律放缓且成本提升，集成化封装为提升系统性能另一发展主轴

摩尔定律迭代速度放缓，从系统应用出发，整体性能提升依靠先进封装技术。在硅基半导体的技术演进上，每 18 -24 个月晶体管的数量每年翻倍，带来芯片性能提升一倍，或成本下降一半，这一规律称为“摩尔定律”。先进制程带来的成本优势和先发优势，使得半导体厂商一直致力于实现特征尺寸的缩小，而如今，随着延续摩尔定律所需新技术研发门槛提高、研发周期拉长，制程工艺迭代需花费更长时间，且成本提升明显。业界认为，系统异质整合是提升系统性能，降低成本的关键技术之一，需要依赖先进封装技术。以 CPU 为例，从 CPU 处理器的性能发展驱动力来看，近十余年，单核性能提升的效果边际降低，增加处理器核心数量尤为关键。由于单颗芯片面积越大，良率越低，相应成本越高，先进封装成为低成本增加核心数量的重要方式。以 AMD 的 chiplets 架构举例，可以设计成多晶粒架构，将处理器的多个处理核心制造在多个晶粒里，再封装整合成单一 CPU，取代原本将所有核心在单一芯片统一制造的方式，可大大降低成本。再如苹果于 2022 年发布的 M1 Ultra 芯片是由两颗 M1 Max 芯片通过台积电 InFO-LSI 技术封装在一起，实现了芯片性能的翻倍。先进封装技术能解决异质高密度的集成，运用封装技术继续提升整体性能。

封装朝小型化、多引脚、高集成目标持续演进。封装历史发展大概分为五阶段，目前市场主流封装形式仍以第三阶段为主流，BGA 和 CSP 等主要封装形式进入大规模生产阶段。封装演变历史朝小型化、I/O 数量增加（多引脚）、集成化三向发展。以小型化为例，过去 DIP 封装后的体积是芯片的 100 倍大，发展至 CSP 仅芯片的 1.2 倍或更小；I/O 数量也从过去 6 个引脚增加到数千个以上。先进封装位于整个封装技术发展的第四阶段及第五阶段，I/O 数量多、芯片相对小、高度集成化为先进封装特色。

先进封装以内部封装工艺的先进性为评判标准，并以内部连接有无基板可分两大类。先进封装的划分点在于工艺以及封装技术的先进性，一般而言，内部封装为引线框架(WB) 的封装不被归类为先进封装，而内部采用倒装(FC)、晶圆级(WL)等先进技术的封装则可以称为先进封装，先进封装以内部连接有无载体(基板)可一分为二进行划分： 1) 有载体(基板型)：内部封装需要依靠基板、引线框架或中介层(Interposer)，主要内部互连为倒装封装(FC)，可以分为单芯片或者多芯片封装，多芯片封装会在中介层(或基板)之上有多个芯片并排或者堆叠，形成 2.5D/3D 结构，基板之下的外部封装包括 BGA/LGA、CSP 等，封装由内外部封装结合而成，目前业界最具代表性且最广为使用的组合包括 FCBGA(倒装 BGA)、Embedded SiP、2.5D/3D Integration。 2) 无载体(晶圆级)：不需要基板、引线框架或中介层(Interposer)，因此无内外部封装之分，以晶圆级封装为代表，运用重布线层(RDL)与凸块(Bumping)等作为 I/O 绕线手段，再使用倒放的方式与 PCB 板直接连接，封装厚度比有载体变得更薄。晶圆级封装分为扇入型(Fan-in)跟扇出型(Fan-out)，而扇出型又可以延伸出 3D FO 封装，晶圆级封装为目前封装技术中最先进的技术类别。先进封装以缩小尺寸、系统性集成、提高 I/O 数量、提高散热性能为发展主轴，可以包括单芯片和多芯片，倒装封装以及晶圆级封装被广为使用，再搭配互连技术(TSV, Bump 等)的技术能力提升，推动封装的进步，内外部封装可以搭配组合成不同的高性能封装产品。

下游应用：移动设备、多引脚、高性能产品为主要需求

晶圆级封装多用在小型移动设备，基板型多用在引脚多且无体积限制的产品，多芯片又可以被归类为 SiP 封装。先进封装可以由单芯片、多芯片、晶圆级、基板级组合而成，晶圆级和基板级的不同源自于制程上的差异，晶圆级封装用到芯片制造的工艺，需要淀积、光刻、去胶、刻蚀等流程，相较于基板级封装，晶圆级封装能够有更小的封装体积，因此多用在小型移动设备，而基板级多用在高引脚且无体积限制的产品。一般而言，多芯片封装都在封装内部自成一个子系统，因此多芯片又可以被归类为 SiP (System in Package, 系统级封装)，SiP 封装关注在封装内的系统实现，不管先进性与否，只要是能自成系统的都可以称为 SiP，而先进封装领域的 SiP 包括 2.5D/3D FO、Embedded、 2.5D/3D Integration 以及技术比较先进的异质异构封装(比如苹果手表 S 系列芯片)等。

1. 单芯片基板型

FCBGA 为 FC 与 BGA 合成，多用在高引脚数量和高性能 ASIC(专用集成电路)。 FCBGA 顾名思义就是 FC 倒装技术与 BGA 技术结合的产物。这种封装使用焊球作为底部引脚来连接基板与 PCB 的同时，芯片通过 FC 技术与基板实现互连。该技术主要特点表现在以下三个方面：（1）优异的电性效能，同时可以减少组件互连间的损耗及电感，降低电磁干扰的问题，并承受较高的频率；（2）提高 I/O 的密度，提高使用效率，有效缩小基板面积缩小 30%至 60%，I/O 可以支持 600-1200 个以上；（3）散热性好，可提高芯片在高速运行时的稳定性。FCBGA 大量应用在高引脚数量和高性能 ASIC，大尺寸 FCBGA 能提供满足互联网、工作站处理器和高带宽系统通讯设备需求的封装解决方案，目前 FCBGA 常见应用包括 CPU、图形加速芯片、服务器等，其改良版 FCLGA 可以支持数千个 I/O，最典型的应用就是英特尔 CPU 封装。

2. 多芯片基板型

Embedded SiP 适合低功耗及高温环境，多用在电源管理芯片。Embedded SiP 封装是将 Die 嵌入在基板内，不同于常见的形式是放在基板之上，嵌入式的好处在于芯片之间连接距离变近，能够降低功耗损失，此外这种封装方式耐热性能也较好，电源管理能力出众，因此被大量应用在电源管理芯片、传感器、影像模组、微控制器等需要低功耗及高温环境运作的产品。

3. 单芯片晶圆型

晶圆级封装(WLP)不需任何中介层，分扇出及扇入型两种，大量用在小型便携移动设备。晶圆级封装分为扇入型(Fan-in)跟扇出型(Fan-out)，扇入的原理就是在原芯片尺寸内部将所需要的 I/O 口排列完成，封装尺寸基本等于芯片尺寸，I/O 数量一般小于 400，大量运用在小型便携产品，应用包括电源管理、高端射频芯片，FPGA 等。而当芯片的尺寸不足以放下所有 I/O 接口的时候，就需要扇出型封装，在芯片范围外利用 RDL 做连接，以获取更多的引脚数，在环氧树脂（EMC）中嵌入每个裸片时，每个裸片间的空隙有一个额外的 I/O 连接点，这样 I/O 数会更高，使互连密度最大化，属于人为扩大芯片的封装尺寸。扇出型封装多运用在高速，低功耗和高频率的小型移动设备。

扇出型封装制程主要有三种，大体与扇入型封装差不多，主要差别在于前期会将芯片取下重组晶圆。扇出型封装为扇入型封装的改良，其制程与扇入型封装基本一致，不同的是其并不是拿原始硅片去做，而是会将芯片切割下来后重组晶圆，原因是要制造扇出区的空间出来，扇出型封装有三种主要制造工艺，第一是芯片先装/面朝下（mold-first / face-down）、第二是芯片先装/面朝上（mold-first/face-up）和第三芯片后装（RDL-first）。以 mold-first/face-down 工艺流程为例，封装厂将晶圆厂的原始硅片进行芯片切割，最后通过芯片贴装系统，将芯片放置在临时载板上。环氧模塑料被塑封在芯片和载板上，形成重构晶圆，然后在重构晶圆内形成 RDL。在 RDL 制造流程中，先在衬底上沉积一层铜种子层，再在该结构上涂布一层光刻胶，然后利用光刻设备将其图案化，最后电镀系统将铜金属化层沉积其中，形成最终的 RDL。基本上封装工序与扇入型封装大同小异。

4. 多芯片晶圆型

2.5D/3D Fan-out 应用在高端移动设备终端。 2.5D/3D Fan-out 由扇出型晶圆级封装发展而来，归属扇出型封装一类，其 I/O 数可高达数千个，是目前最先进的封装技术，被大量运用在应用在移动设备终端，包括用于 CPU、GPU、电源管理芯片、射频收发器芯片、基带处理器、高端网络系统等多种高端应用领域，晶圆代工厂进入 2.5D/3D Fan-out 且引领整个行业。

5. SiP 封装

SiP 封装涵盖广，关注系统在封装内的实现，大量运用在 5G 应用场景。系统级封装 (SiP, System in-a-package)为 MCM 封装的演进，相较于 MCM 主要为芯片组成，SiP 可以由无源器件、光电组件等不同功能的电子组件组进行排列组装，形成一个系统或者子系统，关注系统在封装内的实现。上述多芯片的封装皆可属于 SiP 封装，此外有些 SiP 封装因为工艺较先进，虽只是将有源和无源器件集成，但可以被归为先进封装，如苹果手表 S系列芯片。SiP 封装概念很广，只要是系统级封装都可以称之，包含 2D-3D 结构，现在被大量应用在穿戴式装置（如智能手表、蓝牙耳机等）、5G 毫米波（mmWave）天线封装模组（AiP）等应用。

市场空间：预计先进封装五年后超 500 亿美元，倒装封装为主要应用

2020 年全球/中国封测市场规模分别约 660 亿美元/2510 亿元，预计 2020~2025 年 CAGR 分别约 5%、10%。根据 Yole 数据，全球封装市场规模稳步增长，2020 年全球市场规模 660 亿美元，2025 年将提升到 850 亿美元左右，对应 CAGR 达 5.2%。中国作为全球最大的芯片消费国，市场对于封测的需求也日益增加，据中国半导体行业协会， 2020/2021 年市场规模分别为 2510/2763 亿元，2013-2021 年 CAGR 为 12.2%；据前瞻产业研究员预测，2026 年有望提升至 4419 亿元，2021-2026 年 CAGR 约 9.9%，增速远快于全球，原因一是中国半导体市场需求蓬勃，二是受益于国产替代的加速进行，三是国内封测厂积极扩厂使封装量产能力增加，而刺激国内封测收入激增。

Flip-chip 倒装封装牢牢占据先进封装行业收入顶点，3D 堆叠/嵌入式封装/晶圆级扇出成长幅度最大。先进封测市场规模以互连技术划分，目前以倒装封装（Flip-chip）最大，其次是晶圆级扇入型 Fan-in 和晶圆级扇出型 Fan-out 封装。基板类先进封装基本上都需要 Flip-chip 倒装进行内部封装，因此 Flip-chip 占据超过 80%的先进封装市场份额，许多没体积限制又需要高引脚的产品多采用这种方式；而晶圆级封装相对于整体先进封装市场规模还较小，主要是因为制程较领先且各厂商还在积极放量中，目前应用多在高端的小型体积封装。若从成长幅度来看，3D 堆叠/嵌入式封装/晶圆级扇出型为发展最快速的前三大应用市场，Yole 预测 2019-2025 CAGR 分别为 21.3%/18%/16%，此外 TSV 作为 2.5D/3D 立体封装会大量使用到的互连技术，Yole 预测 2019-2025 CAGR 为 29%，增长幅度大幅领先其他技术。

竞争格局：IDM + Foundry 切入先进封装，OSAT 头部集中

封测行业集中度高, 中国大陆、中国台湾、美国占据全球近 90%份额。由于厂商需要长期的大额资本开支，全球委外封装业务(OSAT)有较为集中的特性。大量中小型封测厂商被并购，行业集中度提升。近几年行业发生最大的一起并购案，是全球最大的封测厂日月光收购的全球第四大封测厂的矽品，并购金额高达 40 亿美元。在行业龙头割据下，封测产业从地理位置上也呈现高度集中的态势，2020 年中国台湾、中国大陆、美国市占率分别为 52%/21%/15%，合计占据 88%的市场份额。

封测厂客户集中度高，营收波动较大。因为各委外封装厂均有自己擅长的主要封测领域，因此封测厂的客户比较集中，从营收来看，2021 年大多数大型的封测厂前五大营收占比集中在 40%以上，也有许多高于 60%，因此多数公司营收会出现较依赖大型客户的情形，受大客户订单波动影响概率高，但相对的因为大客户的集中，销售费用、员工差旅费用、业务招待、应收账款催收等支出能有效降低，在成本及规模效应明显的封测行业，支出的控制也是竞争优势之一。

晶圆制造巨头触角伸向后端封装，打造从制造到封装的一体化工艺程序，OSAT 在压力下集中度或将继续提升。随着智能手机的发展、5G 普及、自动驾驶兴起、高性能运算需求大增，对于芯片要求小体积、高性能、多功能整合、低功耗设计，伴随着先进制程的物理瓶颈，除了传统委外封测代工厂(OSAT)外，晶圆代工厂以及 IDM 公司也都相继成立自己的封装厂，开发高端的封装技术，包括台积电、英特尔、三星等企业都已展开布局多年，比如台积电目前已有四座先进芯片封装厂，持续加码投资人民币 716 亿元于台湾苗栗兴建第五座封装厂；三星也有数座封装厂、晶圆代工厂将触角延伸至后端封测领域，可推断出未来十年先进封装将扮演半导体行业重要角色之一。先进封装的规模在整体封装市场比重不断上升，在后摩尔时代，封装行业变成兵家必争之地，未来将会演变成晶圆制造厂有自己从制造到封装的一体化工艺程序，而 OSAT 则是强者恒强，有望更加集中。

三大先进封装：SiP、晶圆级封装、2.5D/3D 封装

SiP：5G/物联网需求增长，2025 年有望达 188 亿美元，OSAT 异质异构把控市场

从单片集成到异质异构集成，SiP 料将超过 SoC 成为电路集成化主要解决方案。芯片集成化是行业明确发展趋势，将电子系统各方面功能高度集成主要有两条技术路径，一是 SoC 技术（System on Chip），实质为单片集成，通过芯片设计在制造环节将多个组件集成在一个芯片上，增加电路传递效能进而降低功耗，且节省体积，缺点是工艺统一、成本高昂，多应用在高单价且运算功能要求高的 HPC、CPU、GPU 等；二是 SiP 技术（System in Package），实质可以实现异质异构集成，在封测端将多个芯片封装成一个系统，与 SoC 相比，SiP 具有开发周期短、成本较低的优势，可以集成不同工艺芯片，降低成本，更加多样化。基于成本及应用考虑，SiP 实现的异质异构集成，在应用层面比 SoC 更广阔。

2025 年 SiP 封装规模有望达 188 亿美元，以倒装 Flip-chip SiP 封装形式为主。SiP 封装概念较广，只要是系统级封装都可以称之，包含 2D-3D 结构，SiP 封装在未来会飞快的增长。根据 Yole 数据，在先进封装领域，2019 年 SiP 封装市场规模约为 134 亿美元， Yole 预计 2025 将达 188 亿美元，对应 CAGR 达 11%，成长迅速，其中 Flip-chip 技术占 SiP 封装市场规模的 91%，为最大的应用封装技术，其次为扇出型晶圆级封装，占比约 8.5%，最后为嵌入式封装，占比仅 0.5%。Yole 预计 2025 年 Flip-chip SiP/扇出型 SiP/嵌入式 SiP 市场规模分别为 171/13.64 /3.15 亿美元。

5G 手机出货量增长、物联网万物互联应用增加，刺激 SiP 封装需求。消费电子以智能手机为主要市场，射频芯片(RF)是智能手机的核心芯片之一。Strategy Analytics 预测，全球 5G手机出货量将在 2024年来到 8.55亿台，而伴随而来的就是大量的射频芯片需求； Yole 预测 2025 年全球射频芯片的规模将会到 254 亿美元，相较于 2020 年 167 亿美元， CAGR 高达 8.7%。除了智能手机及 5G 基站等射频类有 SiP 封装需求，物联网万物互联的应用场景也激发需求增加，包括家电、穿戴式设备、传感器、汽车、智能家居等应用都会采用。

SiP 封装发展较成熟但仍具挑战，各家厂商群雄逐鹿。SiP 封装于未来将有广阔市场空间，各大 OSAT 已布局多年，目前 SiP 在先进封装领域已经相对成熟，但在异质整合的应用上仍有部分困难点，以射频模组应用目前的两个挑战举例：（1）兼容的射频器件数量大幅度提升，导致系统连接变得更加复杂，各个功能芯片、被动元件、基板乃至注塑材料之间，会产生不同程度的干扰，假如同时将 Sub-6GHz 与毫米波天线模组兼容进去，又会更复杂，因此平衡各个模组间的运行是第一大挑战；（2）多器件的高密度摆放、芯片堆叠会造成制造问题，比如芯片与基板的连接材料、塑封原材料都要求低损耗特性等功能，又增加困难度。SiP 封装为各家封装厂商的投入重点，也在寻找各自方法解决封装难点。

异质异构 SiP 封装由 OSAT 把持，晶圆代工厂布局意图不大，国内厂商与国际技术同一水平。OSAT 厂相对晶圆代工厂的 SiP 封装优势在于异质异构的先进封装，比如苹果手表 S 系列的高密度整合各种有源及无源组件，相似产品多应用在射频、基站、车用电子等领域的多种组件集成，晶圆代工厂对这块领域的布局意图不大，更多应用在高性能计算、高端传感等工艺最难的高密度产品，包括晶圆级封装、2.5D/3D 产品等，注重自身高端客户需求以及高毛利产品，因此对于封测厂(OSAT)来说，异质异构 SiP 封装是一个稳定的增量市场。从技术上来看，国内厂商异质异构 SiP 封装技术基本与国际保持同一水平。根据 Yole 数据，2020 年 OSAT 占据 60%的 SiP 市场份额，而 IDM 和晶圆代工厂分别占据 25% 和 14%。

晶圆级封装：2025 年市场规模有望超 55 亿美元，对应 5 年 CAGR 近 20%

2025 年晶圆级封装市场规模有望成长至 55.37 亿美元，对应 2020-2025 年 CAGR 达 12.6%。其中，扇出型晶圆级封装成长最快，对应 2020-2025 年 CAGR 达 19.7%。晶圆级封装为先进封装重点发展之一，因为封装后体积小，所以大量运用在移动设备领域， Fan-in 大量运用在手机、通信和汽车领域，引脚数相对较少的芯片类型，例如电源管理 IC、射频组件、传感器等，Fan-out 大量运用在引脚数较多的高性能芯片，如高性能计算、应用处理器、CPU/GPU、射频 AiP 等，考虑引脚数差别，Fan-out 的应用层级比 Fan-in 更高。根据 Yole 数据，2020 年晶圆级封装市场规模为 30.64 亿美元，Yole 预计 2025 年成长至 55.37 亿美元，对应 5 年 CAGR 为 12.6%；其中，扇出型晶圆级增速最快，市场规模有望从 2020 年 12.37 亿美元成长至 2025 年 30.46 亿美元，对应 2020-2025 年 CAGR 为 19.7%，高于整体平均增速。

扇入型封装 OSAT 仍是市场主要玩家，扇出型封装 Foundry 有望成为市场主流。从市场玩家来看，目前扇入型封装由封测厂(OSAT)把持，未来料也将延续这个趋势；而扇出型封装因为 I/O 数量更多且能随依照客户 I/O 需求定制化，高弹性使得应用场景较广，所以竞争者较多，包含封测厂(OSAT)、晶圆代工厂(Foundry)、IDM 公司都相继投入其中， Yole 认为传统 OSAT 厂在扇出型封装将会受到较大冲击，预计到 2024 年，晶圆代工厂商将会占据 71%的市场，而 OSAT 的市场份额将会降至 19%。

扇入型晶圆级封装制程节点多用在高于 55nm 的晶圆，五大封测厂实力相近。扇入型晶圆级封装因为体积受限，几乎都用在体积小且制程节点高于 55nm 的产品，比如 TWS 蓝牙耳机等。扇入型晶圆级封装主要结构为重布层(RDL)、金属球(多为锡球)，因此各公司技术节点往往从 RDL(重布层)的最小线宽(l/w)、金属球直径以及金属球间距三个数据做为评判指标。从产业的技术实力来看，扇入型晶圆级封装目前以头部 OSAT 为引领，前五大公司重布层最小线宽都能达到 10/10um 含以下，国内厂商长电科技和通富微电与国际厂商的技术实力为国际一线，华天科技为国内前列。

扇出型晶圆级封装使用变化多，台积电、三星领先业界。扇出型晶圆级封装因为使用较为弹性，应用广泛，相较于扇入型晶圆级封装，可以应用在制程节点较先进的芯片，因为此类芯片通常需要大量 I/O 连接才能达到使用效能，所以成为解决方案；此外扇出封装可以实现 2D-3D 的封装方式，因为使用方面多样化，吸引 Foundry 和 IDM 厂商进入。扇出型晶圆级封装的技术节点可以从 RDL（重布层）最小线宽（l/w）判断，晶圆级封装因为涉及前道封装延续，目前台积电、三星的扇出型封技术最为先进。

2.5D/3D：2025 年市场规模有望达 118 亿美元，晶圆代工厂优势明显，台积电/英特尔引领市场

2.5D/3D 封装属于高密度先进封装（HDAP）与系统级封装（SiP）结合的子集，大量运用在集成度高的高端产品。2.5D 封装及 3D 封装为 SiP 概念的子集，专注于多芯片的堆叠和并列技术，从应用方面来看，多应用在集成度较高的产品，包括传感器产品 (MEMS/CIS/Sensor)、高性能计算产品(CPU/GPU/HPC)、网通设备等，从制造端看， 2.5D/3D 封装可以由有中介层(interposer)的一般封装、以及无中介层的扇出型晶圆级实现。

预计 2.5D/3D 封装 2025 年全球营收规模 118.2 亿美元，对应 CAGR（2021-2025）达 15.7%，芯片互连方式为立体封装关键。2.近年来 5D/3D 封装规模成长迅速。Yole 预测，2.5D/3D 封装出货量从 2021 的 30.8 亿件增长至 2025 年的 50.3 亿件，对应 CAGR 达 13.1%；全球营收规模将从 2021 年的 66.1 亿美元增加至 2025 年的 118.2 亿美元，对应 CAGR 高达 15.7%，发展潜力惊人。2.5D/3D 封装专注于立体封装技术，因此芯片的互连成为其关键问题，各大厂商均是在解决立体结构的两个对象如何完成物理连接，才能够制造出体积小、集成度高、速度快、功耗小的封装产品。

使用中介层、中介层嵌入在基板内、使用微凸块（μbump）的直接垂直堆叠、扇出型晶圆级封装为 2.5D/3D 封装四大主要连接方式。在 2.5D/3D 封装中，分为晶圆级和基板型，基板型又可划分成三种方法。第一种方法为使用中介层，常见的有 TSV 中介层，将硅中介层置于所有互连的裸晶 die 下面，再通过基板封装铺设走线，这种方法为三种方法中最方便的；第二种方法为将中介层嵌入在基板中，仅用于一个特定的 die 连接到另一个 die，这种方法使用局部硅互连和重布层整合，执行效率比第一种中介层方法更为迅速，而且中介层嵌入后体积能缩小；第三个是 die 对 die 使用微凸块和 TSV 直接垂直堆叠，不需要中介层当媒介，也就 3D 堆叠技术，为三者中技术要求最高的一种，同时传输数度也最快。而晶圆级则是用扇出型封装实现，不需要基板(Substrate)做连接，而是用 RDL(重布层)直接做互连媒介。

1. 台积电

台积电 3D Fabric 平台强力进击三维封装，前段封装占据绝对优势。台积电在 2020 年 8 月将旗下 3DIC 技术平台并命名为 3D Fabric，包括 SoIC、InFO、CoWoS 三大封装技术，台积电跨足前道封装(SoIC)和后道封装(CoWoS, InFO)，前道封装是在晶圆上，将同质或异构小芯片都整合到一个类似 SoC 的芯片中，让芯片有更小的面积和更薄的外形，芯片就像普通的 SoC 一样，但嵌入了所需的异质整合功能，例如制作 3D TSV 连接通道，这种技术在设计阶段就要考虑并协同设计，由于本质是在做一颗 SoC 芯片，因此只有晶圆厂可以做，尤其是需要先进制程产品，台积电具绝对优势。后道封装为将前道封装完成的芯片搭配立体封装技术，像是台积电的 CoWoS 和 InFO，而后道封装技术也是其他封测厂商积极跨入的领域，晶圆代工厂不会独占，成为行业竞争最激烈的一块领域。

1) CoWoS®：2011 年推出 2012 年量产，全称 Chip on Wafer on Substrate，有 CoWoS-S、 CoWoS-R、CoWoS-L 三种，S 为最常见的硅中介层、R 为 RDL(重布层)、L 为 LSI(嵌入式)。CoWoS-S 为最早开发的系列，芯片通过 Chip on Wafer(CoW)的封装制程连接至硅晶圆，再把 CoW 芯片与基板(Substrate)连接，整合成 CoWoS。CoWoS-R 为扇出型晶圆级封装，使用重布层连接。CoWoS-L 也是扇出型晶圆级，为 CoWoS-S 和 InFO 技术的结合，使用局部硅互连嵌入在重布层进行整合。CoWoS®系列为台积电历史最悠久的技术，适用高速运算产品。

2) InFO：2016 年推出，全称为 Integrated Fan-Out，包括 InFO_oS、InFO_PoP 等。InFO-oS 为扇出型晶圆级封装，与 CoWoS-L 相似，使用局部硅互连将多个 InFO die 连接在一起，并且嵌入在重布层内，InFO 系列封装适用小芯片的消费性产品封装。 InFO_PoP 为全球第一个 3D 扇出晶圆级封装，上方通常为 DRAM 互连至基板，再通过凸块与下方扇出型晶圆级封装的处理器进行连接，形成立体结构，适用移动装置。

3) SoIC™：2019 年推出，2021 年量产，全称为 System of Integrated chips，包含 CoW(Chip on Wafer)/WoW(Wafer on Wafer)两种方案，为目前全球最领先的 3D IC 内部堆叠互连技术之一，CoW 为单芯片去做互连，WoW 直接用整块晶圆去做互连，SoIC™主要实现多个 die 堆叠的 3D 构造块，在垂直堆叠的芯片之间的每平方毫米空间能够实现约 10,000 个互连，此外超越了过去的中介层或芯片堆叠的实现方式，允许在不使用任何微凸点的情况下堆叠硅芯片，直接将硅的金属层对准并键合到硅芯片上（类似 Intel 的 Hybrid Bonding），能对 10 纳米以下的制程进行晶圆级的接合技术，适合高频宽、高效率的逻辑与存储的堆叠，且不但能用于主动器件之间的堆叠，还能实现主动器件到被动器件的堆叠。相较于传统 3D IC，SoIC 的 Bump/bond 密度增加 16 倍，Bump/bond 间距缩小 0.23 倍，为目前最先进的堆叠互连技术之一。

2. 英特尔

英特尔 2.5D/3D 应用时间晚于台积电，产品定位以封装自家产品为主。英特尔也在积极布局 2.5D/3D 封装领域，其封装产品量产时间晚于台积电，其 2.5D EMIB 技术可以对标台积电的 CoWoS 技术，3D Foveros 技术可以对标台积电的 InFO 技术，根据英特尔目前的计划，其封装技术将用在自家系列的产品上，因此预计对于市场造成的冲击影响较小。

1) EMIB：2017 年发布，全称为 Embedded Multi-Die Interconnect Bridge，属于 2.5D 技术（横向），使用嵌入在封装基板内、用来连接裸晶的硅桥(Silicon Bridge) ，与台积电 CoWoS-L 有异曲同工之妙，但台积电使用的是扇出型晶圆级制程 RDL(重布层)，而英特尔使用的是基板，EMIB 的好处是提供高带宽、低功耗的连接，坏处是不利裸晶多且互连要求高的产品，于 2019 年已经开始量产，目前已出货超过 200 万个以 EMIB 封装的芯片。

2) Foveros：2018 年推出，对标台积电的 InFO，属于 3D 技术（纵向），最下边是封装基底，基底之上安放一个底层芯片(Bottom Chip)，起到主动中介层(Active Interposer)的作用，底层芯片之上就可以放置各种不同的芯片或模块，两者用面对面的方式连接(Face-to-Face bonding)，而在底层芯片里有 TSV 3D 硅穿孔，负责连通上下的焊料凸起(Solder Bump) ，让上层芯片和模块与系统其他部分连通，最后再将底层芯片与基板连接，完成内部封装。

3) ODI：2019 年推出，全称为 Omni-Directional Interconnect 技术，为封装中小芯片之间的全方位互连，存在于基板与芯片之间，可以通过远大于传统封装技术的密度来进行埋线和布置连接针脚，从而在保证芯片在供电时实现更高的互联带宽，藉由 ODI，顶部的芯片可以像 EMIB 一样，与其他小芯片进行水平通信，还可以像 Foveros 一样，通过 TSV 与下方的底部裸片进行垂直通信，ODI 有发展出两种类型。ODI 直接从封装基板向顶部裸片供电，比传统硅通孔更大、电阻更低。

3. 三星

三星 2.5D/3D 技术发布时间晚于台积电和英特尔，应用产品仍较少。三星 2019 年成立 SAFE 专注于先进封装技术开发，目前旗下有 2.5D 的 I-cube 对标台积电 CoWoS 和英特尔 EMIB、3D X-cube 对标台积电 InFO 和英特尔 Foveros。自 2016 年被台积电抢走苹果处理器订单后，三星开始在先进封装领域大力布局，目前对应的产品推出时间都晚于台积电和英特尔，处于落后状态，应用产品仍少。但在 3D IC 方面，三星具有优势，因为三星同时拥有存储器 DRAM 和处理器的制造技术，而台积电并没有先进 DRAM 技术，因此在 3D 异质整合上三星或具优势。

1) I-Cube：2018 年推出，全称为 Interposer-Cube，属于 2.5D 封装技术，对标台积电 CoWoS 和英特尔 EMIB，有需要基板的硅中介层、及使用扇出型晶圆级做重布线层两种方案，分别可以对应 CoWoS-S 和 CoWoS-R，目前量产较少，百度 AI 昆仑芯片即是采用 I-Cube 封装代表产品。

2) X-Cube：2020 年推出，全称为 eXtended-Cube，属于 3D 封装技术，对标台积电 InFO 和英特尔 Foveros，应用 TSV 硅穿孔实现堆叠，目前能够做到将 SRAM 层堆叠在逻辑层之上，制程为 EUV 工艺，X-Cube 已经在自家的 7nm 和 5nm 制程上面通过了验证。

4. 日月光

日月光 2.5D 封装技术先驱，3D IC 封装持续开发测试阶段。日月光为全球最大封测厂，技术最领先及产品面最广，为 2.5D/3D 封装技术先驱之一，研发时间超过十多年，推出了世界上第一个配备高带宽存储器（HBM）的 2.5D IC 封装的批量生产。目前公司 2.5D 封装实现方式为 TSV 中介层连接以及用扇出型晶圆级封装的重布线连接，2.5D 技术基本上与台积电 CoWoS、英特尔 EMIB、三星 I-Cube 为同一层级技术实现。3D 封装主要透过扇出型封装堆叠完成，对标台积电 InFO-PoP。日月光 2015 年就开始量产 2.5D 封装，超威、辉达等均为第一批客户，目前正在积极开发 3D IC 堆叠技术，日月光为 OSAT 中技术最顶尖的厂商之一。

5. 长电科技

长电与日月光实力相近，封装可区分三大类。长电科技的 2.5D/3D 封装可以依结构分为三大类，封装等级、晶圆级等级、硅互连等级。封装等级为需要基板和引线框架的封装，系列包含堆叠芯片封装 Stacked Die(SD)、层叠封装 PoP、封装内封装 PiP；晶圆级等级为晶圆级封装，运用 RDL 重布线进行互连；但硅互连尚未实现。长电持续朝向类似台积电 SoIC 的 3D IC 发展，不需中介层也不需载版。长电科技的所提供的技术与日月光相近。

OSAT 在 2.5D/3D 封装优势不大，但仍具发展空间。从上面的技术实现来看，2.5D/3D 封装晶圆制造厂领先，封测厂优势不大，前段涉及晶圆制造部分封测厂无法完成，中后段面临晶圆代工厂与 IDM 的压力。但台积电、英特尔、三星目前的发展定位均聚焦于自身客户的产品封装，因此封测厂在规模日益增加的 2.5D/3D 封装市场仍是有巨大发展空间，国内厂商目前 2.5D/3D 封装仍有待精进，最具代表性厂商的为长电科技。

国内先进封装：长电科技为首，逐步走向市场前沿

市场规模：2020 年规模超 900 亿元，国产替代加速

全球前十大芯片买家中，国内厂商占五席，未来将带动先进封装产能向国内转移。根据集微咨询统计，2020 年中国先进封装营收规模 903 亿元，占整体封装营收比重 36%。根据 Yole 统计，2020 年全球先进封装市场规模 304 亿美元，占整体封装比重 45%，我国与全球水平仍存在一定差距。根据 Gartner，2021 年全球芯片十大买家里，中国企业占 5 家，包括联想、步步高、小米、华为、鸿海，合计占全球总购买量的 15.4%，金额高达 901 亿美元。我们认为，国内终端厂商芯片需求量大，未来仍有望持续增长；在国内芯片设计、产能、制造工艺逐渐成熟的趋势下，先进封装有望紧跟国产替代浪潮，市场潜力巨大。

重点公司：聚焦四大封测厂商，龙头长电科技技术领先

对标行业龙头，国内四大封测厂后发优势显著。近年来，国内封测企业通过外延式扩张获得了良好的产业竞争力，大陆封装企业依托下游市场的带动，在营收增速方面显着优于海内外同类企业。从毛利率水平看，由于封测行业技术水平演进不显著影响毛利率，因此封测行业龙头企业的毛利率稳定在 16%左右，与毛利水平分化明显的晶圆代工业相比，技术不是绝对壁垒，后发企业同样有机会分享蛋糕。长电科技、通富微电、华天科技前三家国内头部封测厂毛利率水平都比较稳定。长电科技随着客户关系的稳定、经营的持续优化，毛利率水平逐步回升，2020/2021/22Q1 分别为 15.5%、18.4%、18.9%，目前毛利率已提升至国内三大封测厂首位。晶方科技作为国内细分领域封测厂商代表，虽然营收体量低于三大封测厂，但增速较快，得益于在 CMOS 影像传感器晶圆级封装的优势，毛利率水平约 50%，远高于行业平均水准。

1. 长电科技

先进技术覆盖广，与中芯国际关系紧密，为国内先进封装领先厂商。国内第一大和全球第三大的封测厂，2021 年公司先进封装产品销量占比 44%，营收占比超 60%，公司预计营收占比将持续提升。公司先进封装技术包括 FC、TSV、SiP、2.5D/3D、晶圆级等产品，为国内先进封装最突出的厂商，产品聚焦 5G 通信类、高性能计算、消费类、物联网、汽车电子和工业等重要领域。长电科技在 SiP 方面大力布局，旗下多个厂均有相关业务， 2.5D/3D 封装亦为世界一流的水准，产品覆盖与日月光旗鼓相当。2022 年公司推动技术开发 5 年规划，面向 5G/6G 射频高密度，超大规模高密度 QFN 封装，2.5D/3D chiplet,高密度多叠加存储技术等先进技术开展前瞻性研发，公司计划 2022 年 Capex 为 60 亿元，其中 70%投资先进封装，并重点聚焦 5G、汽车电子、大数据存储等热门封装领域。此外，长电科技与中芯国际合作紧密，中芯国际为长电科技股东之一，在需要前道工艺辅助的 2.5D/3D 封装技术，双方有望在半导体产品的制造和封测环节协同合作，增强长电科技较其他 OSAT 厂的差异化竞争优势，进而提升其市场地位，我们持续看好长电科技在国内先进封测的领先优势。

2. 通富微电

通富微电以 CPU、GPU 高端封测为主，倒装封装为主要应用技术。通富微电是国内第二大和全球第五大的封测厂，公司的六大生产基地有四个面向先进封装，目前先进封装营收占比已超 70%。通富微电的封装主要应用于 CPU/GPU，2015 年并购 AMD 苏州和滨城封测厂获得高脚数 FC(倒装)技术，包括 FCBGA、FCPGA、FCLGA、MCM，目前公司已具备 Chiplet 封装的大规模生产能力，并能够支持 7/14/16 纳米节点，正向 5nm 进阶，已实现 5nm 产品的工艺能力和认证。此外 SiP 方面公司也有布局，2018 年，SiP NB-IoT 制造的产品成功招标进入中国电信等运营商模组解决方案，公司 2.5D 封装以扇出晶圆级封装及倒装芯片为主，国产化 CPU 已具备初段自主可控能力，通富微电 CPU/GPU 专用封测能力行业领先，有望优先受益。

3. 华天科技

华天科技以传统封装为基，CIS 封装为突破口，进击先进封装。华天科技为国内第三大，全球第六大的封测厂，公司技术包括 DIP、SOT、QFP、QFN、BGA/LGA、FC、SiP、 Fan-Out 等低到高端系列。公司目前由传统封装贡献大半营收，同时积极向先进封装拓展。产线布局来看，旗下华天西安厂区以 SiP 封装为主轴，华天昆山及华天南京聚焦其他先进封装，包括 2.5D/3D 封装、晶圆级封装等。产能来看，华天科技 2021 年晶圆级电路封装产量 143.51 万片，发展空间仍大。公司于 2021 年 1 月非公开发行募集资金，计划投入 50 亿元进行产能扩充及研发测试，大部分的资金将布局先进封装，其中 11.5 亿元用于高密度 SiP 产能扩产，达产后年产量 15 亿只，另有 9.8 亿元加码 TSV/FC 技术产业化，规划年产能为晶圆级封测产品 33.60 万片、FC 产品 4.8 亿只。公司以 2.5D TSV 技术封装的 CIS 为突破口进军先进封装，以定增募投项目加速产能提升，未来有望持续完善技术及产品布局。

4. 晶方科技

晶方科技聚焦传感器封装，营收近九成是晶圆级，差异化竞争策略下净利率领先行业。晶方科技主营业务为传感器领域的封装测试业务，相较前三家产商定位具有差异化，产品主要包括影像传感器芯片、生物身份识别芯片、微机电系统芯片（MEMS）、环境光感应芯片、射频芯片等。公司先进封装技术围绕 TSV 技术开展实现 WLCSP 封装，相关技术包括适用于指纹的 ETIM™ (Edge Trench Interconnect Module) ，用于用动传感的 HCSP™ 密封芯片尺寸封装技术，公司专注于传感器领域持续提升竞争力，在细分领域市场地位突出。2013 年建成全球首条 12 寸晶圆级封装产线，公司 2020 年募资投入 12 寸 TSV 及异质集成智能传感器模块项目，持续扩产高端封测产能。公司晶圆级产品营收占比 88%，领先行业，同时差异化竞争之下，公司 2019-2021 年毛利率分别为 39.0%、49.2%、 52.3%，远超行业不足 20%的水平。我们预计随高端封测新产能逐步释放，公司营收及盈利水平有望再升。

5. 环旭电子

环旭电子为 SiP 微小化业务与传统 ODM/EMS 并进的电子零部件龙头，积累 SiP 从封测到系统端的组装整体解决方案能力。我们测算其 2021 年 SiP 业务营收占比超 60%。公司是全球最大半导体封测公司日月光半导体的控股孙公司，目前已成长为全球电子设计制造领导厂商，在 SiP 模块领域居行业领先地位，公司早在 2013 年就开始致力于可穿戴产品相关 SiP 模组的微小化、高度集成化开发，近年来借助日月光的制程能力积累 SiP 从设计到制造的组装整体解决方案的经验。公司深度绑定 A 客户，已导入其智能手表、智能手机、TWS 耳机、AirTags 等产品，短期看 A 客户智能手机出货量成长性以及 5G 毫米波机型出货量占比提升，以及智能手表/TWS 耳机下游持续放量高速增长；同时，公司积极拓展非 A 端客户，夯实中长期发展根基，目前 SiP 模组产品已应用于安卓端智能手机、手环、手表等产品，出货量持续成长。公司未来有望主导非 A 端 SiP 设计及制程，赋予公司更高的产业链地位与盈利水平。

长电科技国内领先，有望以龙头之姿引领国内先进封装行业。国内四大封测厂目前的先进技术涵盖 FC、SiP、晶圆级封装、2.5D/3D，其中晶圆级封装、2.5D/3D 的技术与国际一线厂商相比仍然不足，长电科技为国内先进技术涵盖范围最广的厂商，同时也具国际一线实力；通富微电主打 CPU/GPU 的先进封装；华天科技晶圆级产品以晶圆级 CIS 为主并涵括射频 SiP；晶方科技以晶圆级 2.5D/3D 传感器为发展主轴。整体而言，中国的先进封装仍在快速发展期，长电科技领先，通富微电、华天科技及晶方科技次之。在国产替代加速阶段，封测厂先进封装发展潜力巨大，行业龙头有望引领国内先进封装行业。

设备供应链：与晶圆制造有所重叠，设备有望部分实现国产替代

先进封装设备类似前道晶圆制造设备，供应商受益先进封测产业增长。随着先进封装的发展，Bumping(凸块)、Flip(倒装) 、TSV 和 RDL(重布线)等新的连接形式所需要用到的设备也越先进。以长球凸点为例，主要的工艺流程为预清洗、UBM、淀积、光刻、焊料电镀、去胶、刻蚀、清洗、检测等，因此所需要的设备包括清洗机、PVD 设备、光刻机、刻蚀机、电镀设备、清洗机等，材料需要包括光刻胶、显影剂、刻蚀液、清洗液等。先进封装的设备材料与前端制造开始有所重叠，而不再只是传统封装所需要的减薄机、划片机、贴片机、引线键合机、激光打标机，设备材料变得更为先进，刺激设备厂商应先进封装需求而增长。